Appl. No. 10/660,671 Doc. Ref.: AN7

19日本国特許庁(JP)

① 特許出額公開

昭61 - 133439 切公開特許公報(A)

MInt Cl.4

識別記号

庁内整理番号

母公開 昭和61年(1986)6月20日

G 06 F 9/38 B - 7361 - 5B

審査請求 未請求 発明の数 1 (全7頁)

公発明の名称

命令先取り制御方式

②特 度 昭59-256086

母出 願 昭59(1984)12月4日

Œ 砂発

東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 ⑪出 顋 人

東京都港区芝5丁目33番1号

19代理人 弁理士 内 原

1 発明の名称

命令先取り制御方式

2. 特許請求の範囲

情報処理装置の命令先取り方式において、先取 りした命令を記憶してかく記憶手段ませると、先 取りした命令が前記記憶手段に記憶される前に先 取りした命令の命令師長を検出する検出手段 1997 と、同じく先取りした命令が前記記憶手段に記憶 される前に先取りした命令が少なくとも分岐命令 であることを検出するデコード手段プリティーチ と、前配検出手段と前配デコード手段からの制御 情報により、前記分岐命令を構成するパイトがす べて前記記憶手段に記憶されるとすぐに命令先取 りの中断を要求する制御手段とを有することを特 敬とする命令先取り制御方式。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は電子計算機に関し、特に命令の先取り 制御方式に関する。

(従来の技術)

コンピュータの高速化技法の一つとして命令の 先取り制御方式がある。ノイマン型コンピュータ の特徴の一つに、次に実行される命令は、現在実 行中の命令の次の命令である確率が非常に高いる とが挙げられる。命令の先取り制御方式とは、こ の特徴を利用して外部パスの空き時間に、シーケ ンシャルに命令フェッチを行い、予めコンピュー メ内部の命令パッファに害えておくことで、命令 フェッチに要する時間を放らすことを目的として

第4回は従来の命令先取り機構を有するCPU のブロック図である。

CPU2は外部パス1との間でデータの投受を 行う。フェッチ要求信号級119がハイレベルで あればフェッチ要求信号級119を入力とするパ ス制御部113は外部メモリに対し命令フェッチ

-201-

の要求を出す。フェッチ要求が出されたとき、パ ス制御部113はアドレス・データバス115上 にフェッチすべき命令のアドレスを出力し、その 始果外部メモリ内の前記アドレスに保持されてい る命令をアドレス・データパス115を通してパ ス制御部113に入力する。さらに内部データバ ス101を通して内部命令パッファ102に書え られる内部命令パッファ102はPIPO(Pirat In Pirst Out)構造になっており、フェッチ された命令の服化命令ペス105を進してデコー ダ106K入る。キュー・ライト・カウンダ车以 ▼QWCと称すす104は、外部メモリからフェ ッチした命令を内部命令パッファ102に書き込 む位置を示しており、キュー・リード・カウング 103は内部命令パッファ102に害えられた命 令をデコーダ106へ読出す位置を示している。 **すたわち、キュー・ライト・カウンメ104とキ** 命令パッファ102ド事えられている命令の即パ イト数となる。デコーダ106の出力はマイクロ

ェッチ要求信号線117はロウレベルであるもの とする。とこで、命令のフェッチは、大部分がシ ーケンシャルに実行されるものという前提のもと では有効であるが、ジャンブ・コール・リターン 命令等のプログラムのフローを乱すよりな分紋命 令がある場合、内部命令パッファ102代書えら れていた分紋命令以降の命令をすべて前去し、ま た動たに分岐先の命令を再フェッチしたければな らない。その結果、消去された分の命令フェッチ が無効なものとなってしまう。ここで、その無効 た命令フェッナがデータ・リード/ライト等のメ モリアクセスの無い外部パス1の完全な空を時間 に行なわれる時は問題ないが、もし無効な命令フ . ェッチを行っている途中にメモリアクセス要求が、た。 生じた場合には、無効な命令フェッチサイクルが 完了するまでメモリアクセス要求が待たされると ととなり、その間CPU2は無効なフェッチのた めに無駄な時間を費すことになる。その結果、無 駄な時間分全体としてのコンピュータの実行時間 を连くする原因となる。そとで、今までの命令先

命令アドレスパス107を通してマイクロブログラム108のスタート番地を知らせる。そのマイクロブログラギの実行によって実行ユニット 110 へ割御信号群109を出力し、実行ユニット 110 では、制御信号群109に従いパス制御部113を経由して外部メモリとの間でデータのリードノライトのないがあるのフェッチは予問に基のフードノライトのないがあるのフェッチを表示でいる最中にデータ・リードノライトを表示というないがある。

フェッチ要求はキュー・リード・カウンタ103 とキュー・ライト・カウンタ104を入力とする キュー制御部116Kよって、内部命令パッファ 102K空きパッファがあると判断されたときに 出され、フェッチ要求信号練117がハイレベル となる。ただし、フェッチ要求がないときは、フ

取り制御の一方式として、分岐命令によって無駄 になってしまり命令フェッチを減らすため、分岐 命令を構成する命令パイトをすべてデコーダ106 でデコードした後に以降の命令フェッチを中断す る方法をとっていた。

以上説明した命令先取り制御方式は、アイ・イー・イー・イー・スペクトラム(IEEE Spectrum),1979,3月号、28~34頁に記載されている方式である。

上記方式では、分岐命令を構成する金パイトを 完全にデコードし命令フェッテの中断要求が出さ れるまでに無効な命令フェッテを行い、コンピュ ータの実行時間を選くするといり欠点を有してい た。

本発明の目的は、分岐命令をより早く検出する ことでフェッナ動作をより早い段階で中断し無効 なフェッチを最小限に抑えることによってコンピ ュータの高速化を実現するための命令先取り制御 方式を提供することにある。

(問題点を解決するための手段)

本発明の命令先取り制御方式は、情報処理接便の命令先取り方式にかいて、先取りした命令を記憶手段と、先取りした命令の記記は手段に記憶される前に先取りした命令の合命を協出する検出手段と、同じく先取りした命令が前記記憶手段に記憶されるとを検出するの制御情報により、前記分岐命令を構成するに、なったがすべて前記記憶手段に記憶されるとするに、命令先取りの中断を要求する制御手段とを含んで構成される。

(実施例)

次化、本発明の実施例について図面を用いて脱 明ナる。

第1図は本発明の一実施例のブロック図である。 との実施例は、先取りした命令を記憶してかく 記憶手段としての内部命令ペップップで20°2と、先 取りした命令が内部命令ペッファ202に記憶さ れる前に先取りした命令の命令師長を検出する検

データ・パス215を通してパス制御部213亿 入力する。さらに、パス制御部213に入力され た命令は内部テータパス201を通して内部命令 パッファ202に害えられる。内部命令パッファ 202はFIFO構造になってかり、フェッチさ れた命令の痕に命令パス205を通してデコーデ 206に入る。キュー・ライト・カウンタ204 は外部メモリからフェッチした命令を内部命令パ ッファ202に書込むべき位置を指して⇒り、キ ュー・リード・カウンタ203は内部命令パッフ ァ202に害えられた命令をデコーダ206へ就 出す位置を示している。すなわち、キュー・ライ ト・カウンタ204とキュー・リード・カウンタ 203との蓬が内部命令パッファ202に著えらつ れている命令の総パイト数となる。さらに、デコ ーダ206の出力は、マイクロ命令アドレスパス 207を通してマイクロブログラム208のスタ ート番地を知らせ、そのマイクロブログラムの実 行によって実行ユニット210へ制御信号群209 を出力する。実行ユニット210では制御信号群

出手段としてのブリ・デコーダ201と、同じく 先取りした命令が内部命令パッファ202 に配慮 される前に先取りした命令が少なくとも分肢命令 であることを検出するデコード手段としてブリ・ デコーダ201 に内蔵されるデコーダと、ブリ・ デコーダ201 からの制御情報により、分岐命令 を構成するパイトがすべて内部命令パッファ202 に配憶されるとすぐに命令先取りの中断を要求す る制御手段としての2入力アンド回路218とを 含んで構成される。

次に、との実施例の動作について説明する。

CPU4は外部データバス3との間でデータの 投受を行い、フェッチ要求信号219がハイレベ ルでわればバス制御部213は外部メモリに対し て命令フェッチ要求を出す。フェッチ要求が出さ れたとき、パス制御部213はアドレス・データ ・パス215を通してフェッチすべき命令のアド レスを外部バス3に出力し、その結果再びアドレ ス・データ・パス215を通して外部メモリ内の フェッチでき命令を外部パス3からアドレス・

209に従いパス制御部213を通し、外部メモ リとの間でデータのリード・ライト動作等を行う。 命令のフェッチはデータのリード・ライト・サイ クルの無い外部パス3の空を時間に、キュー制御 部216からのフェッチ長水信号217K従って 行なわれる。フェッチ要求はキュー・ライト・カ ウンタ204とキュー・リード・カウンタ203 を入力とするキュー制御部216によって内部命 令パッファ202に空パッファがあると判断され たときに出され、キュー制御部216からのフェ ッチ要求信号217がハイレベルとなり、内部命 令ペッファ202からのフェッチ要求を発生する。 但し、フェッチ要求が無いとき、フェッチ要求信 号217は、ロウレベルであるものとする。従来 例でも述べたよりに命令フェッチは大部の命令が シーケンシャルに実行されるものという前接のも とでは有効であるが、ジャンプ、コール、リメー ン命令等のプログラムのフローを乱すような分骸 命令がある場合には内部命令パッファ 202に書 えられていた分肢命令以降の命令をすべて消去し、

また新たに分紋先の命令を再フェッチしたければ ならない。そとで、本実施例では内部命令パップ ァ202の前段にブリ・デコーダ220を設け、 ブリ・デコーダ220はフェッチした命令が分岐 命令であり、かつその分岐命令を構成する命令バ イトがすべて内部命令ペッファ202に格納され たことを検知するとフェッチ中断信号額221を ロウレベルドし、フェッチの中断を要求する。但 し、通常フェッチ中断信号離221はハイレベル であるものとする。フェッチ中断信号線221が ロウレベルであれば2入力アンド回路218の出 力信号線219はロウレベルとなり、命令フェッ チの中断をベス制御部213に知らせる。一方、 フェッチ中断信号線221がハイレベルであり、 かつ内部命令パッファ202に空パッファがあっ てキュー制御部216からのフェッチ要求信号線 217がハイレベル(フェッチ要求)であれば、 2入力アンド国路218の出力競219はハイジ ペルとたりパス制御部213化フェッチの要求を 十る。

行い、保持していた内容を -1 すると同時に ラッチ国路310にデクリメントした後の内容を 出力する。ここで、カウンタ309はその値が "0"になると制御信号311をハイレベルにし、 またファテ回路310はその値が *0 * になると 制御信号312をハイレベルにする。さらにカウ ンダ309及びラッチ回路310は初期状態(り セット時)にかいて、その値は *0 * になってい る。パス制御部213からの制御信号線222は 現在実行しているパス・サイクルがフェッチ・サ イクルであるときにハイレベルとなる制御信号で わり、制御信号線223は制御信号線222より 1 クロック分選延してハイレベルとなる制御信号 である。2 入力 アンド回路3 1 3 は制御信号線 ----222及び制御信号練312を入力とし、制御信 号線222がハイレベル、寸をわち、フェッチ・ サイクルであり、かつ制御信号譲る12がハイレ べル、ナなわちラッチ回路310の値が *0 * で あるとき制御信号線314とハイレベルにし、ゲ ート301及びゲート302を共にオンにする。

本発明は、以上述べてきたようを構成により内部命令パッファ202の前般にブリ・デコーダ 220を設けることで、分岐命令をより早く検知 し、内部命令パッファ202に分岐命令を構成する命令パイトがすべて格前されていることを確認 すると直ちにパス制御部213にフェッチの中断 を要求し、無効なフェッチを最小限に抑える手段 を提供するものである。

第2図は第1図に示すプリ・デコーダの評細図 路図である。

デコーダ305は信号譲303より入力したデータから現在フェッチしている命令 野長を検出し、信号譲307を通してカウンタ309へ出力する。デコーダ306は、信号譲304より入力したデータから現在フェッチしている命令が分岐命令か否かを検出し、分岐命令である場合は制御信号譲308をハイレベルにする。カウンタ309は信号譲より現在フェッチしている命令の命令語長を入力し、パス制御部213からの制御信号223がハイレベルになると、1回デクリメント動作を

ゲート301及び302はオン状態で内部データ パス201上の値をそれぞれデータパス303及 びデータパス304へ出力する。2入力アンド回 路315は制御信号線311及び制御信号線308 を入力とし、制御信号線311がハイレベル、す なわちカウンタ309の値が"0"であり、かつ 制御信号譲るり8がハイレベル、寸たわち現在フ ェッチしている命令が分紋命令であるとき、制御 信号線316をハイレベルにする。ラッチ回路 3 1 7 は前御信号線 3 1 6 がハイレベルにたると 制御信号線221をロウレベルにし、制御信号線 318がロウレベル化なるまでロウレベルを出力 する。制御信号線318は分岐先のアドレスが確 " 定しフェッチの再開要求によってロウレベルにない る。制御信号線318がロウレベルにたると、ラ ッチ回路311は制御信号線221をハイレベル にし、制御信号離316が再びハイレベルにたる まで制御信号譲221はハイレベルを出力してい

次に、第3図に示すタイミング図を用いて第2・

図に示すブリ・デコーダ220の動作について以明する。ことで、リセット後輩初にフェッチする命令が分岐命令でない3パイト命令Aであり、次にフェッチする命令が3パイトの命令Bであるものとする。

まず、リセット直後カウンタ309及びラッチ 回路310は共に"0"となっており、ラッチ回路310が"0"であるため制御信号線312は ハイレベルとなっている。

次に、最初の3パイト命令Aの第1パイト目のフェッチ・サイクルが起ると制御信号線222がハイレベルとなり、制御信号線222がハイレベルの間、2入力アンド回路313の出力信号線314がハイレベルとなる。制御信号線314がハイレベルのとき、ゲート301及びゲート302が共にオンとなり、内部データパス201上の第1パイト目がデータパス303及びデータパス304を通してデコーダ305及び306へ入る。デコーダ305では、入力した第1パイト目から命令Aの命令語長(=3)をデコードし、信号線

ている値を *-1 * するとともにラッチ回路 310 ヘテクリメントした値を出力する。

銀 3 図化示すよう化、命令A の第 3 パイト目の フェッチ・サイクルで制動債員223がハイレベ ルとなるとカウンタ309は保持していた値(=1) をデクリメントするとともにデクリメントした値 (コ0)をラッチ回路310へ出力する。ととで 再びラッチ回路310の内容が"0″となるため、 制御信号融312はハイレベルとなり、次の命令 Bの第1パイト目のフェッチ・サイクルで制御信 号韻222がハイレペルとなると2入力アンド回 路313の出力信号線314がハイレベルとなり、 ゲート301及びゲート302がオンして、内部 データパス201上の命令Bの第1パイト目をデ コーダ305及び306に入力する。デコーダ 3 0 5 では、入力した第1 パイト目から命令Bの 命令節長(コ2)をデコードし、信号線307を 通してカウンタ309へ命令賠長(=2)を出力 する。一方、デコーダ306では、入力した第1 パイト目から命令Bが分岐命令か否かを判折し、

307を通してカウンタ309へ命令厨長(=3) を出力する。一方、デコーダ306では入力した 第1パイト目から命令Aが分岐命令か否かを判断 し、との場合は分岐命令ではないため制御信号級 308はロウレベルを出力する。カウンタ309 は信号線307を通して入力した命令賠長(四3) を保持し、バス制御部213からの制御信号線 223がハイレベルにたると保持していた値をデ クリメントすると共にそのデクリメントした値 (=2)をラッチ回路310へ出力する。このと き、ラッチ四路310の値が ~2 ″ となるため、 制御信号譲る12はロウレベルとなり、以後制御 借号線222がハイレベルとなっても2入力アン ド回路313の出力信号線314はロウレベルの ままでゲート301及びゲート302はオフのた め、内部データバス201上のデータはテータバ ス303及び304には入力されない。カウンタ 309はデクリメントされた値(=2)を保持し ているが、フェッチ・サイクル毎に制御信号蔵 223がハイレベルにたるため、その都度保持し

この場合は分肢命令であったとすると、制御信号 譲308はハイレベルを出力する。カウンメ309 は命令Bの命令語長(=2)を保持し、制御信号 譲223がハイレベルになると保持していた値を デクリメントするとともに、デクリメントされた 値(=1)をラッチ回路310へ出力する。

次に、命令Bの第2パイト目のフェッチ・サイクルで制御信号223がハイレベルになるとカウンタ309は保持していた値(=1)をデクリメントすると共にデクリメントされた値(=0)をラッチ回路310へ出力する。とこでラッチ310の値が、0~となるため、がコーダ306の制御信付が、2~となる。一方、デコーダ306の制御信力アンド回路315の出力信号線316がハイレなる。制御信号線316がハイレななる。制御信号線221は制御信号線221は制御信号線221は制御信号線318がロウレベルになるまでロウレベルを出力する。制御信号線221がロウレベルであるため、制御信号線221がロウレベルであるため、制御信号線221がロウレベルであるため、制御信号線221がロウレベルであるため、制御信号線221がロウレベルであるため、制御信号線221がロウレベルであるため、制御信号線221がロウレベルであるため、制御信号線221がロウレベルであるため、制御信号線221がロウレベルであるため、制御信号線221がロウレベルであるため、

フェッチ要求信号線217がハイレベルとなりフェッチ要求が発生したとしても制御信号線221 がロウレベルであるため、2入力アンド回路218 の出力信号線219はロウレベルのままで、パスコントロール213に対しフェッチ要求を行なわない。フェッチ要求は分岐先のアドレスが確定し、制御信号線318がロウレベルとなって制御信号線221がハイレベルとなって初めて受付けられる。

上配実施例のように、外部パスからブロセッサ 内部に命令を取り込む前にブリ・デコーダを設け、 現在取り込んでいる命令が分肢命令であり、かつ 分肢命令と構成する命令パイトがすべてブロセッ サ内部に取り込まれたことを検出することでより 早い段階でフェッチの中断要求を出力し、無効な 命令フェッチを幾小限に抑えることが可能となる。 (発明の効果)


以上説明したように、本発明は内部命令ベッフ ッに外部データベスより命令をフェッチする前段 にブリ・デコーダを扱けフェッチする命令の第1 パイト目をデコードし、デコードした命令が分肢 命令である場合、分肢命令を構成する命令パイト がすべてフェッチされたことを検出すると、直ち にフェッチの中断要求を出して命令フェッチを中 断し、分肢命令の実行によって無駄になってしま う命令フェッチを量小限に抑え、データアクセス 待ち時間を減らし、コンピュータの高速化を計る ととが可能となるという効果を有する。


4. 図面の簡単な説明


第1図は本発明の一突施例のブロック図、第2 図は第1図に示すブリ・デコーダの詳細図路図、 第3図は第2図に示したブリ・デコーダの動作時 のタイミング図、第4因は従来の命令先取り機構 を有するCPUのブロック図である。


1 ……外部データペス、2 …… CPU、3 …… 外部データペス、4 …… CPU、101,201 ……命令ペス、102,202……内部命令ペッ ファ、103,203……キュー・リード・カウ ンタ、104,204……キュー・ライト・カウ

ンタ、105,205……命令パス、106, 口命令アドレスパス、108,208……マイク ロブログラム、109,209……制御信号群、 110,210 実行ユニット、111,221 ……フェッチ中断信号線、113 , 2 1 3 ……パ ス制御部、114,115,214,215…… アドレス・データ・パス、116 - 2 1 6 ……キ ュー制御部、117,217……フェッチ要求信 号離、118,218……2入力アンド回路、 1 1 9 , 2 1 9 … … フェッチ要求信号線、 2 2 0 ·····ブリ・デコーダ、222,223 ·····フェァ チサイクル信号額、301 ,302……ゲート、 303~304……ゲータパス、305,306 …… デコーダ、 3 0 7 … …命令長信号額、 3 0 8 ……分岐命令信号線、309……カウンタ、310 ……ラッチ、311,312……制御信号線、 3 1 3 …… 2 入力 アンド回路、 3 1 4 …… 制御信 号額、315 ··· ··· 2入力アンド回路、316 ··· ··· 制御信号線、317……ラッチ回路、318…… フェッチ再開信号線。









—207 —

Kokai No.: S61-133439

Publication date: June 20, 1986 Application No.: S59-256086

Application date: December 4, 1984

Inventor: Kuwata Akira Applicant: NEC Corporation

Specification

[1.Title of the Invention]
Instruction Pre-fetch Control System

[2.Claims]

[Claim 1] An instruction pre-fetch system comprising;

a storage means to store a pre-fetched instruction,

a detection means to detect instruction word length of the pre-fetched instruction before the pre-fetched instruction is stored in said storage means, a decode means to detect the pre-fetched instruction is at least a branch instruction before the pre-fetched instruction is stored in said storage means, a control means to request abortion of instruction pre-fetching as soon as all bytes composing said branch instruction are stored in said storage means, according to control information from said detection means and said decode means.

[3.Detailed description of the Invention]

The present invention is related to a computer, especially related to a pre-fetch control system of an instruction.

[Prior Arts]

One of methods for increasing speed of a computer is an instruction pre-fetch control system. One of characteristics of a von Neumann computer is a high probability that an instruction to be executed in the next is an instruction follows an instruction currently being executed. The instruction pre-fetch system utilizes the characteristic to decrease a time requires for instruction fetching with performing an instruction fetching to a sequential file during a

spare time of an external bus, and storing in an instruction buffer placed in the computer beforehand.

Fig. 4 is a block diagram of a CPU having a traditional pre-fetch mechanism. CPU2 exchanges data with an external bus 1. When a fetch request signal line 119 is in high-level, a bus control part 113 whose input is the fetch request signal line 119 issues an instruction fetch request to the external memory. When the fetch request is issued, the bus control part 113 outputs an address of an instruction to be fetched on an address data bus 115, as a result, an instruction stored in said address of the external memory is input to the bus control part 113 through the address data bus 115. Furthermore, an internal instruction buffer 102 stored in the internal instruction buffer 102 through an internal data bus 101 has a FIFO (First In First Out) structure and entered in a decoder 106 through an instruction bus 105 in order of fetched instructions. A queue write counter 104 indicates a position of the internal instruction buffer 102 to which an instruction fetched from the external memory is written, and a queue read counter 103 indicates a position from which an instruction stored in the internal instruction buffer 102 is read out to a decoder 106. That is, a difference between the queue write counter 10 and the queue read counter 103 is a total number of bytes currently stored in the internal instruction buffer 102. An output of the decoder 106 notifies a start address of a micro program 108 through a micro instruction address path 107. By execution of the micro program, a group of control signals 109 is output to an execution unit 110, and in the execution unit 110, read/write operation of data with the external memory through the bus control part 113 according to the group of control signals 109. Fetching of an instruction is performed based on the fetch request from the internal instruction buffer 102 in the spare time of the external bus 1-which does not have data read/write. However, if data read/write request is generated from the execution unit 110 during the external bus 1 is performing instruction fetching, the read/write request is kept waiting until the instruction fetching currently performed is completed.

The fetch request is issued when it is determined that there is a vacant buffer in the internal instruction buffer 102 by the queue control part 116 whose inputs are the queue read counter 103 and the queue write counter 104, then a fetch request signal line 117 becomes to be a high-level. However, when there is no fetch request, the fetch request signal line 117 is in

low-level. Though the instruction fetching is effective under the assumption that most of instructions are performed sequentially, when there is a branch instruction which disrupts a flow of program such as a jump, a call or a return instruction, all instructions after the branch instruction stored in the internal instruction buffer 102 have to be deleted, and instructions at branch destination have to be fetched again. As a result, deleted instruction fetch is unproductive. When the unproductive instruction fetch is performed in a perfect spare time of the external bus 1 in which there is no memory access such as data read/write, there is no problem. However, if a memory access request arises while the unproductive instruction fetch is performed, the memory access request is kept waiting until the unproductive instruction fetch cycle is completed, then the CPU 2 spent wasteful time for the unproductive fetch. As a result, the wasteful time causes delay of the execution time of the computer as a whole. Consequently, as one of traditional instruction pre-fetch controls, there is a method to abort instruction fetching after decoding all instruction bytes composing a branch instruction with the decoder 105 for reducing instruction fetch which will be unproductive after a branch instruction.

An instruction pre-fetch control system above mentioned is a system described in IEEE Spectrum, 1979, March, P28 – 34.

The method above mentioned has a defect that all bytes composing a branch instruction are perfectly decoded, unproductive instruction fetching is performed until an abort request is issued, then execution time of a computer is delayed.

The purpose of the present invention is to provide an instruction pre-fetch control system in which increasing of processing speed of a computer with minimizing unproductive fetch with aborting fetch operation in earlier stage by detecting a branch instruction earlier.

[Means to Solve the Problèm]

In an instruction pre-fetch system of an information processing device, an instruction pre-fetch system according to the present invention comprising; a storage means to store a pre-fetched instruction, a detection means to detect instruction word length of the pre-fetched instruction before the pre-fetched instruction is stored in said storage means, a decode means to detect the pre-fetched instruction is at least a branch instruction before the

pre-fetched instruction is stored in said storage means, a control means to request abortion of instruction pre-fetching as soon as all bytes composing said branch instruction are stored in said storage means, according to control information from said detection means and said decode means.

[Embodiments]

Next, an embodiment of the present invention is explained with drawings. Fig. 1 is a block diagram of one embodiment of the present invention.

This embodiment comprises; an internal instruction buffer 202 as a storage means to store a pre-fetched instruction, a pre-decoder 201 as a detection means to detect instruction word length of the pre-fetched instruction before the pre-fetched instruction-is stored in the internal instruction buffer 202, a decoder included in the pre-decoder 201 as a decode means to detect the pre-fetched instruction is at least a branch instruction before the pre-fetched instruction is stored in the internal instruction buffer 202, a two inputs AND circuit 218 as a means to request abortion of pre-fetching as soon as all bytes composing the ranch instruction are stored in the internal instruction buffer 202 according to a control information from the pre-decoder 201.

Next, an operation of this embodiment is explained.

CPU 4 exchanges data with the external data bus 3, and when a fetch request signal 219 is in the high-level, the bus control part 213 issues an instruction fetch request to the external memory. When the fetch request is issued, the bus control part 213 outputs an address of an instruction to be fetched to the external bus 3, as a result, through the address data bus 215 again, the instruction to be fetched in the external memory from the external bus 3 to the bus control part 213 through the address data bus 215. Furthermore, the instruction input in the bus control part 213 is stored in the internal instruction buffer 202 through the internal data bus 201. The internal instruction buffer 202 has a FIFO structure, and instructions are sent to the decoder 206 through the instruction bus in order of being fetched. The queue write counter 204 points a position of the internal instruction buffer 202 to which the instruction fetched from the external memory is written, the queue read counter 203 points a position from which the instruction stored in the internal instruction buffer 202 is read out to the decoder 206. That is, the difference between the queue write counter 204 and the queue read counter 203 is a total number of bytes stored in the internal instruction buffer 202. Moreover, an output of the decoder 205 notifies a start address of a micro program 208 through a micro instruction address bus 207, a group of control signals 209 is output to an execution unit 210 by execution of the micro program. The execution unit 210 performs read/write operation with the external memory through the bus control part 213 according to the group of control signals 209. Fetching of an instruction is performed according to a fetch request signal 217 from the queue control part 216 during a spare time of the external bus 3 where there is no read/write cycle of data. The fetch request is issued when it is determined that there is a vacant buffer in the internal instruction buffer 202 by the queue control part 316 whose inputs are the queue write counter 204 and the queue read counter 203. Then a fetch request-signal 217 from the queue control part 216 becomes to be high-level, and a fetch request from the internal instruction buffer 202 is generated. Here, when there is no fetch request, the fetch request signal 217 is in low-level. As mentioned in an example of the prior arts, the instruction fetch is effective when it is assumed that most of instructions are executed sequentially. However, if there is an instruction which disrupts a flow of program such as a jump, a call or a return instruction, all instructions after the branch instruction stored in the internal instruction buffer 202 have to be deleted, and instructions at branch destination have to be fetched again. Therefore, in this embodiment, a pre-decoder 220 is placed in a step prior to the internal instruction buffer, the pre-decoder 220 requests abortion of fetching when it is detected that the fetched instruction is a branch instruction and all instruction bytes composing the branch instruction are stored in the internal instruction buffer 202, with making a fetch abortion signal line 221 in low-level. Wherein, the fetch abortion signal line 221 is usually in high level. When the fetch abortion signal line 221 is in low-level, an output signal line 219 of a two-inputs AND circuit 218 is in low-level to notify abortion of instruction fetching to the bus control part 213. On the other hand, when the fetch abortion signal line 221 is in high-level, there is a vacant buffer in the internal instruction buffer 202, and the fetch request signal line 217 from the queue control part 216 is in high-level (fetch request), an output line 219 of the two inputs AND circuit 215 is in high-level to request fetching to the bus control part 213.

The present invention provides a means of minimizing unproductive fetching

with detecting a branch instruction earlier, as soon as it is detected that all instruction bytes composing the branch instruction are stored in the internal instruction buffer 202, abortion of fetching is requested to the bus control part 213 by placing the pre-decoder 220 in a step prior to the internal instruction buffer 202.

Fig.2 is a detailed circuit diagram of the pre-decoder shown in Fig.1.

A decoder 305 detects instruction word length currently fetched from data input from a signal line 303, and outputs to a counter 309 through a signal line 307. A decoder 306 detects whether a currently fetched instruction is a branch instruction, when the instruction is a branch instruction, and makes the control signal line 308 in high-level. A counter 309 inputs the instruction word length of a currently-fetched instruction, when a control signal 223 from the bus control part 213 is in high-level, performs decrement operation once to decrement stored contents and outputs contents after decrement to a latch circuit 310 simultaneously. Wherein, the counter 309 makes the control signal 311 in high-level when its value is "0", and the latch circuit makes the control signal 312 in high-level when its value is "0". Furthermore, each value of the counter 309 and the latch circuit 310 is set to "0" in the initial state (at resetting). A control signal line 222 from the bus control part 213 is a control signal in high-level when a currently executed bus cycle is a fetch cycle, a control signal line 223 is a control signal which becomes in high-level 1 clock delayed compared to the control signal line 222. Inputs of the two-inputs AND circuit 313 are the control signal line 222 and the control signal line 312, when the control signal line 222 is in high-level, that is in a fetch cycle, and the control signal line 312 is in high-level, that is a value of the latch circuit 310 is "0", the control signal line is made to be in high-level to make both of the gate 301 and the gate 302 to be ON.

The gates 301 and 302 output a value on the internal data bus 201 to the data bus 303 and the data bus 304 respectively when they are ON states. Inputs of the two-inputs AND circuit 315 are the control signal line 311 and the control signal line 305, the control signal line 316 is made to be high-level when the control signal line 311 is in high-level, that is a value of the counter is "0", and the control signal line 308 is in high-level, that is the currently fetched instruction is a branch instruction. The latch circuit 317 makes the control signal line 221 in low-level when the control signal line 316 is in high-level, and outputs low-level until the control signal line 318 becomes to

be low-level. The control signal line 318 becomes to be low-level according to a fetch re-start request when a branch destination address is determined. When the control signal line 318 becomes to be low-level, the latch circuit 317 makes the control signal line 221 in high-level, and the control signal line 221 outputs high-level until the control signal line 316 becomes in high-level again.

Next, an operation of pre-decoder 220 shown in Fig.2 is explained with a timing chart shown in Fig.3. Wherein, it is assumed that a first fetched instruction after resetting is a 3-bytes instruction A which is not a branch instruction and a second fetched instruction is a 3-bytes instruction B.

Both the counter 309 and the latch circuit 310 just after the resetting are "0", as the latch circuit 310 is "0", the control signal line 312 is in high-level.

Next, when a fetch cycle of a first byte of the first 3-bytes instruction A is started, the control signal line 222 becomes to be high-level, while the signal line 222 is in high-level, the output signal line 314 of the two-inputs AND circuit 313 is in high-level. When the control signal line 314 is in high-level, the gate 301 and the gate 302 become to be ON, a first byte on the internal data bus 201 is sent to the decoders 305 and 306 through the data bus 304. The decoder 305 decodes an instruction word length (=3) of the instruction A from the input first byte, and the instruction word length (=3) is output to the counter 309 through the signal line 307. On the other hand, the decoder 306 decides whether the instruction A is a branch instruction from the input first byte. In this case, as the instruction is not a branch instruction, the control signal line 308 outputs low-level. The counter 309 holds the instruction word length (=3) input through the signal line 307, decrements the held value and outputs the decremented value (=2) to the latch circuit 310 when the control signal line 223 from the bus control part 213 becomes to be high-level. At this time, as the value of the latch circuit 310 becomes to be "2", the control signal line 312 becomes to be low-level, after that as the output signal line 314 of the two-inputs AND circuit 313 keeps low-level and the gate 301 and the gate 302 keep OFF even if the control signal line 222 becomes to be high-level, data on the internal data bus 201 is not input to the data buses 303 and 304. Though the counter 309 keeps decremented value (=2), as the control signal line 223 becomes to be high-level at each fetchcycle, each time keeping value is decremented and the decremented value is returned to the latch circuit 310.

As shown in Fig.3, when the control signal 223 becomes to be high-level at a fetch cycle of a third byte of the instruction A, the counter 309 decrements holding value (=1) and outputs the decremented value (=0) to the latch circuit 310. As the content of the latch circuit 310 becomes "0" again, the control signal line 312 becomes to be high-level, when the control signal line 222 becomes to be high-level at a fetch cycle of the first byte of the instruction B, the output signal line 314 of the two-inputs AND circuit 313 becomes to be high-level, the gates 301 and 302 are turned to ON, a first byte of the instruction B on the internal data bus 201 is input to the decoders 305 and 306. The decoder 305 decodes the instruction word length (=2) of the instruction B from the input first byte, and outputs the instruction word length (=2) to the counter 309 through the signal line 307. On the other hand, the decoder 306 determines whether the instruction B is a branch instruction from the input first byte, when the instruction is assumed to be a branch instruction, in this case, the control signal line 308 outputs high-level. The counter 309 holds the instruction word length (=2) of the instruction B, decrements holding value and outputs decremented value (=1) to the latch circuit 310 when the control signal line 223 becomes to be high-level.

Next, when the control signal 223 becomes to be high-level at a fetch cycle of a second byte of the instruction B, the counter 309 decrements holding value (=1) and outputs the decremented value (=0) to the latch circuit 310. As the value of the latch circuit 310 becomes to be "0", the control signal line 311 becomes to be high-level. On the other hand, as the control signal line 308 of the decoder 306 is high-level, the output signal line 316 of the two-inputs AND circuit 315 becomes to be high-level too. When the control signal line 316 becomes to be high-level, the latch circuit 317 makes the control signal line 221 in low-level. The control signal line 221 keeps outputting low-level until the control signal line 318 becomes to be low-level. As the control signal line 221 is in low-level, the fetch request signal line 217 is in high-level, as the control signal line 221 is in low-level even if the fetch request is generated, an output signal line 219 of the two-inputs AND circuit 216 keeps in low-level, a fetch request to the bus control 213 is not performed. The fetch request is not accepted until the branch destination address is decided, and the control signal line becomes to be low-level-and the control signal line 221 becomes to be high-level.

As shown in an embodiment above mentioned, minimizing of unproductive

fetching is allowed by placing a pre-decoder before fetching an instruction in the processor from an external bus, detecting an instruction currently fetched is a branch instruction and the branch instruction and all byte composing the instruction are fetched in the processor so that an abortion request of fetching is output in earlier stage.

[Effect of the Invention]

As mentioned above, in the present invention, a pre-decoder is placed in a stage prior to fetch an instruction from an external data bus into an internal instruction buffer, a first byte of the instruction to be fetched is decoded, when the decoded instruction is a branch instruction, if it is detected that all bytes composing the branch instruction are fetched, an abortion request of fetching is issued immediately to abort instruction fetching to minimize instruction fetching which becomes unproductive by execution of the ranch instruction, then data access waiting time is decreased, improvement of computer processing speed can be obtained.

[4.Brief description of Drawings]

Fig.1 is a block diagram of one embodiment of the present invention.

Fig.2 is a detailed circuit diagram of a pre-decoder shown in Fig.1.

Fig.3 is a timing chart at operation of the pre-decoder shown in Fig.2.

Fig.4 is a block diagram of a CPU having traditional pre-fetch mechanism.

- 1 : external data bus
- 2 : CPU
- 3 : external data bus

4 --- : CPU --- : instruction bus

102, 202 : internal instruction buffer

103, 203 : queue read counter

104, 204 : queue write counter

105, 205 : instruction bus

106, 206 : decoder

107, 207 - micro instruction bus

108, 208 : micro program

109, 209 : a group of control signals

| 110, 210 | execution unit |
|----------------|-----------------------------|
| 111, 221 | : fetch abortion signal |
| 113, 213 | : bus control part |
| 114, 115, 214, | 215 : address data bus |
| 116, 216 | queue control part |
| 117, 217 | : fetch request signal line |
| 118, 218 | : two-inputs AND circuit |
| 119, 219 | : fetch request signal line |
| 220 :pre-de | ecoder |
| 222, 223 | : fetch cycle signal line |
| 301, 301 | : gate |
| 303, 304 | : data bus- |
| 305, 306 | : decoder |
| 307 : instr | uction length signal line |
| 308 : branc | ch instruction signal line |
| 309 : count | ter |
| 310 : latch | |
| 311, 312 | : control signal line |
| 313 : two-i | nputs AND circuit |
| 314 : contr | ol signal line |

: two-inputs AND circuit

: fetch re-start signal line

: control signal line

: latch circuit

315

316

317

318

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

| Defects in the images include but are not limited to the items checked: | | |
|---|--|--|
| ☐ BLACK BORDERS | | |
| ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES | | |
| ☐ FADED TEXT OR DRAWING | | |
| ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING | | |
| ☐ SKEWED/SLANTED IMAGES | | |
| ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS | | |
| GRAY SCALE DOCUMENTS | | |
| LINES OR MARKS ON ORIGINAL DOCUMENT | | |
| ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY | | |
| | | |

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.